<![CDATA[FR2012A休眠喚醒後, 輸出電平有glitch]]>休眠喚醒後, 須重新設定所有的port, 現設定PC1為output port, 休眠前為高電平, 休眠喚後當仍為高電平(輸出), 但重設port後發現有glitch, 這是無可避免的嗎

]]>http://www.freqchip.net:4567/topic/1517/fr2012a休眠喚醒後-輸出電平有glitchRSS for NodeSun, 08 Mar 2026 17:14:59 GMTThu, 30 Oct 2025 10:56:04 GMT60<![CDATA[Reply to FR2012A休眠喚醒後, 輸出電平有glitch on Invalid Date]]>休眠喚醒後, 須重新設定所有的port, 現設定PC1為output port, 休眠前為高電平, 休眠喚後當仍為高電平(輸出), 但重設port後發現有glitch, 這是無可避免的嗎

]]>http://www.freqchip.net:4567/post/3618http://www.freqchip.net:4567/post/3618Invalid Date<![CDATA[Reply to FR2012A休眠喚醒後, 輸出電平有glitch on Invalid Date]]>@ffkf_y 尝试直接操作控制io高低电平的寄存器

]]>http://www.freqchip.net:4567/post/3621http://www.freqchip.net:4567/post/3621Invalid Date<![CDATA[Reply to FR2012A休眠喚醒後, 輸出電平有glitch on Invalid Date]]>已經使用控制io高低電平的寄存器
GPIO->PortC_DATA |= GPIO_PIN_1;
當執行至
pmu_set_pin_to_CPU(GPIO_PORT_C, GPIO_PIN_1);
之後,PC1輸出低電平

]]>http://www.freqchip.net:4567/post/3623http://www.freqchip.net:4567/post/3623Invalid Date<![CDATA[Reply to FR2012A休眠喚醒後, 輸出電平有glitch on Invalid Date]]>@ffkf_y 这个可能避免不了，可以硬件上优化一下

]]>http://www.freqchip.net:4567/post/3625http://www.freqchip.net:4567/post/3625Invalid Date<![CDATA[Reply to FR2012A休眠喚醒後, 輸出電平有glitch on Invalid Date]]>把GPIO交给PMU管理即可解决

]]>http://www.freqchip.net:4567/post/3655http://www.freqchip.net:4567/post/3655Invalid Date